Chipset
O que é o Chipset?
O chipset é o conjunto de circuitos integrados que gerencia a comunicação entre o processador e os demais componentes da placa-mãe. Ele funciona como um "controlador de tráfego" do sistema.
O chipset define quais funcionalidades a placa-mãe oferece: suporte a overclocking, número de portas USB e SATA, suporte a múltiplos slots M.2, etc. O barramento que conecta CPU e chipset é o DMI — detalhado em Barramentos.
Evolução: Northbridge e Southbridge
Arquitetura Clássica (até ~2010)
CPU
│
┌────────┴─────────┐
│ NORTHBRIDGE │ ← MCH (Memory Controller Hub)
│ (MCH / GMCH) │
└──┬───────┬───────┘
│ │ └── GRÁFICOS INTEGRADOS
RAM PCIe x16
│
┌────────┴─────────┐
│ SOUTHBRIDGE │ ← ICH (I/O Controller Hub)
└──┬───┬───┬───────┘
│ │ │
USB SATA PCI BIOS Audio
| Hub | Função |
|---|---|
| Northbridge | Conectava CPU ↔ RAM e CPU ↔ GPU (alto desempenho, alta bandwidth) |
| Southbridge | Controlava USB, SATA, PCI, áudio, BIOS (baixo desempenho) |
Problema da Arquitetura Clássica
A latência da CPU para acessar a RAM passava pelo Northbridge, criando um gargalo. Com o aumento da velocidade das CPUs, esse modelo ficou obsoleto.
Arquitetura Moderna: PCH
A partir do Intel Sandy Bridge (2011) / AMD Bulldozer
O controlador de memória e as lanes PCIe primárias foram integrados dentro da própria CPU:
┌─────────────────────────────────┐
│ CPU │
│ ┌─────────┐ ┌──────────────┐ │
│ │ IMC │ │ PCIe x16 │ │
│ │(Memória)│ │ (GPU) │ │
└──┴────┬────┴──┴──────┬───────┘──┘
│ │
RAM GPU (PCIe x16)
│
┌───────┴──────┐ DMI 4.0
│ PCH │ ◄──────────── CPU
│ (Chipset) │
└──┬───┬───┬───┘
│ │ │
USB SATA M.2 Audio PCIe x1/x4
PCH (Platform Controller Hub) — chipset único que substituiu Northbridge + Southbridge. IMC (Integrated Memory Controller) — dentro da CPU. DMI (Direct Media Interface) — barramento entre CPU e PCH.
Chipsets Intel — Hierarquia
| Chipset | Linha | Overclocking | PCIe CPU lanes | Diferencial |
|---|---|---|---|---|
| Z890 | Core Ultra 200 | ✅ CPU + RAM | 20× PCIe 5.0 | Topo — overclock total |
| B860 | Core Ultra 200 | Apenas RAM | 16× PCIe 5.0 | Intermediário |
| H870 | Core Ultra 200 | ❌ | 16× PCIe 5.0 | Sem OC |
| Z790 | 12ª–14ª Gen | ✅ CPU + RAM | 16× PCIe 5.0 | Overclock total |
| B760 | 12ª–14ª Gen | Apenas RAM | 16× PCIe 4.0 | Custo-benefício |
| H770 | 12ª–14ª Gen | ❌ | 16× PCIe 4.0 | Entrada |
Z = overclocking total · B = overclock de memória apenas · H = sem overclocking
Chipsets AMD — Hierarquia (Plataforma AM5)
| Chipset | Overclocking | PCIe CPU lanes | Diferencial |
|---|---|---|---|
| X870E | ✅ Total | 24× PCIe 5.0 | Enthusiast — máxima conectividade |
| X870 | ✅ Total | 24× PCIe 5.0 | Enthusiast sem requisito X870E |
| X670E | ✅ Total | 20× PCIe 5.0 | Overclocking e PCIe 5.0 obrigatório |
| X670 | ✅ Total | 16× PCIe 4.0/5.0 misto | Overclocking, PCIe 5.0 parcial |
| B650E | ✅ Total | 20× PCIe 5.0 | Custo-benefício com PCIe 5.0 |
| B650 | ✅ Total | 16× PCIe 4.0 | Mainstream AM5 |
| A620 | ❌ | 16× PCIe 4.0 | Entrada AM5 |
X = enthusiast · B = mainstream · A = entrada. O E indica suporte obrigatório a PCIe 5.0 no slot x16.
Lanes PCIe: CPU vs Chipset
A quantidade de lanes PCIe vem de duas fontes:
| Fonte | Latência | Uso típico |
|---|---|---|
| CPU (diretas) | Menor | GPU primária, SSD NVMe primário |
| Chipset (via DMI) | Maior (passa pelo DMI) | Slots PCIe secundários, USB, SATA |
As lanes do chipset compartilham a largura de banda do DMI (tipicamente DMI 4.0 × 8 = ~16 GB/s). Em sistemas com muitos dispositivos simultâneos, isso pode ser um gargalo.