Pular para conteúdo

Exercícios: Aula 03 - CPU: Estrutura e Funcionamento

Resolver esses exercícios ajudará na fixação do conteúdo abordado na Aula 03.

1 - 1. O Triângulo de Ouro: ALU, CU e Registradores (Básico 1)

Contexto:

A arquitetura interna da CPU possui 3 órgãos vitais:

Pergunta: Descreva o conceito fundamental de 1. O Triângulo de Ouro: ALU, CU e Registradores e liste duas vantagens de seu uso.

2 - 2. O Ciclo de Instrução (Fetch-Decode-Execute) (Básico 2)

Contexto:

Cada operação ou linha de código C/C++ que você escreve é processada na cadência do Clock pelo ciclo clássico:

Pergunta: Descreva o conceito fundamental de 2. O Ciclo de Instrução (Fetch-Decode-Execute) e liste duas vantagens de seu uso.

3 - 3. Pipeline e Previsão de Desvio (Branch Prediction) (Intermediário 1)

Contexto:

Seu processador não faz essas 4 etapas de forma burra (uma por vez). Ele usa Pipelining: Enquanto a Instrução A está em Execute, a Instrução B já está em Decode e a Instrução C está em Fetch!

Pergunta: Analisando o funcionamento de 3. Pipeline e Previsão de Desvio (Branch Prediction), como essa métrica interage em um ambiente prático de compilação ou execução de código C/C++ a nível de sistema operacional?

4 - Resumo Prático (Intermediário 2)

Contexto:

Registradores são seus maiores amigos de performance. Códigos C++ que permitem ao compilador prender cálculos pesados 100% dentro dos Registradores rodam em Nanossegundos, contra Milissegundos lendo sempre pela RAM.

Pergunta: Analisando o funcionamento de Resumo Prático, como essa métrica interage em um ambiente prático de compilação ou execução de código C/C++ a nível de sistema operacional?

5 - 1. O Triângulo de Ouro: ALU, CU e Registradores (Desafio)

Contexto:

A arquitetura interna da CPU possui 3 órgãos vitais:

Pergunta (Desafio): Elabore um cenário de arquitetura onde o uso incorreto ou a falta de entendimento de 1. O Triângulo de Ouro: ALU, CU e Registradores cause um problema grave de performance ou vazamento de memória. Como você mitigaria estruturalmente esse gargalo?



📚 Gabarito e Solução Comentada

Gabarito Explicado Abaixo estão as respostas esperadas e o embasamento teórico para os exercícios propostos na **Aula 03**. !!! success "Solução da Questão 1 - 1. O Triângulo de Ouro: ALU, CU e Registradores (Básico 1)" **Explicação Detalhada do Assunto:** A arquitetura interna da CPU possui 3 órgãos vitais: 1. ALU (Unidade Lógica e Aritmética): O músculo. Onde as somas, subtrações e portas lógicas (AND/OR/XOR) acontecem fisicamente usando transistores. 2. CU (Unidade de Controle): O supervisor. Ela diz à ALU o que fazer lendo os "Opcodes" (comandos binários ISA). 3. Registradores: Pequenos e ultra-rápidos blocos de memória embutidos diretamente no chip. (ex: EAX, EBX, RSP). !!! info "Expectativa de Resposta" O aluno deve inferir com clareza que o conceito de *1. O Triângulo de Ouro: ALU, CU e Registradores* determina o desempenho global e não pode ser ignorado nas linguagens compiladas. Para níveis intermediários e desafio, exige-se consciência das integrações entre RAM, CPU e Kernel. !!! success "Solução da Questão 2 - 2. O Ciclo de Instrução (Fetch-Decode-Execute) (Básico 2)" **Explicação Detalhada do Assunto:** Cada operação ou linha de código C/C++ que você escreve é processada na cadência do *Clock* pelo ciclo clássico: 1. Fetch (Busca): A CU vai na Memória RAM e busca qual o *próximo* byte de comando, guiando-se pelo Program Counter (PC). 2. Decode (Decodifica): A CU traduz o comando para entender o que é ("Ah, é para Somar 5!"). 3. Execute: A ALU recebe os parâmetros e faz a conta física elétron a elétron. 4. Store (Armazena): O resultado volta para um registrador ou para a Memória RAM. !!! info "Expectativa de Resposta" O aluno deve inferir com clareza que o conceito de *2. O Ciclo de Instrução (Fetch-Decode-Execute)* determina o desempenho global e não pode ser ignorado nas linguagens compiladas. Para níveis intermediários e desafio, exige-se consciência das integrações entre RAM, CPU e Kernel. !!! success "Solução da Questão 3 - 3. Pipeline e Previsão de Desvio (Branch Prediction) (Intermediário 1)" **Explicação Detalhada do Assunto:** Seu processador não faz essas 4 etapas de forma burra (uma por vez). Ele usa **Pipelining**: Enquanto a Instrução A está em Execute, a Instrução B já está em Decode e a Instrução C está em Fetch! ### O perigo do "IF" Quando você usa muitos `if()`, o processador tenta "Adivinhar" o lado do *if* usando heurísticas para não frear o Pipeline (Isso é o *Branch Prediction*). !!! info "Expectativa de Resposta" O aluno deve inferir com clareza que o conceito de *3. Pipeline e Previsão de Desvio (Branch Prediction)* determina o desempenho global e não pode ser ignorado nas linguagens compiladas. Para níveis intermediários e desafio, exige-se consciência das integrações entre RAM, CPU e Kernel. !!! success "Solução da Questão 4 - Resumo Prático (Intermediário 2)" **Explicação Detalhada do Assunto:** Registradores são seus maiores amigos de performance. Códigos C++ que permitem ao compilador prender cálculos pesados 100% dentro dos Registradores rodam em Nanossegundos, contra Milissegundos lendo sempre pela RAM. !!! info "Expectativa de Resposta" O aluno deve inferir com clareza que o conceito de *Resumo Prático* determina o desempenho global e não pode ser ignorado nas linguagens compiladas. Para níveis intermediários e desafio, exige-se consciência das integrações entre RAM, CPU e Kernel. !!! success "Solução da Questão 5 - 1. O Triângulo de Ouro: ALU, CU e Registradores (Desafio)" **Explicação Detalhada do Assunto:** A arquitetura interna da CPU possui 3 órgãos vitais: 1. ALU (Unidade Lógica e Aritmética): O músculo. Onde as somas, subtrações e portas lógicas (AND/OR/XOR) acontecem fisicamente usando transistores. 2. CU (Unidade de Controle): O supervisor. Ela diz à ALU o que fazer lendo os "Opcodes" (comandos binários ISA). 3. Registradores: Pequenos e ultra-rápidos blocos de memória embutidos diretamente no chip. (ex: EAX, EBX, RSP). !!! info "Expectativa de Resposta" O aluno deve inferir com clareza que o conceito de *1. O Triângulo de Ouro: ALU, CU e Registradores* determina o desempenho global e não pode ser ignorado nas linguagens compiladas. Para níveis intermediários e desafio, exige-se consciência das integrações entre RAM, CPU e Kernel. --- [:octicons-arrow-left-24: Voltar para Exercício](exercicio-03.md){ .md-button }